显卡突破，CPU为何不增大面积，小面积为何更胜一筹？

在传统意义技术领域，CPU的大小和能力引发了一场有意思的激辩。有人不会想为什么不引入CPU的物理密闭，运用大小和数量来增强安全性呢？这个问题展开为三个不一定相同的调查关键点。

引入CPU的密闭，为什么不运用非常大的积体电路来收纳越来越多的内核，从而以速率换来密闭？例如考虑一下将组件分割成小块而不是维护整体其设计的基本原理。为什么不选择单CPU来浪费CPU间通信消耗的光子，就像GPU的单CPU大得多一样？

在单个框架中顺利完成放大，我们是否可以在一个除此以外的框架中接合越来越多越来越广为的执行各别以换来速率？例如为什么D长度无法引入到1024位或越来越高？为什么主流大核CPU中的D FPU数量不会极快地相互呼应？难道再降低一些不是必要的吗？

小积体电路难题，是什么正当我们堆积大量小积体电路，以数量换来效率？或许一下RAM上满是CPU，木头RAM相当于100个CPU。

深入研究CPU框架的制造越来越进一步可以缺少一些见解。这些框架被制做在硅种系统，在硅种系统蚀刻；还有的电子元件电路，然后将硅片切割成所需的CPU。因此考虑到积体电路片的固定大小和价格，引入单个积体电路片的表面积将随之而来每个积体电路种系统的积体电路片数量降低，从而随之而来每个CPU的价格膨胀。

GPU和CPU的指令集原理截然不一定相同。GPU多半非常大，在单个PCB上收纳许多组件，但它们的框架GPU与CPU没有太大区别。换装CPU除了可能降低价格外，还可能加剧加压方面的关键时刻。由于定制电路的所需量和每基本单位面积的电子元件数量不一定严格关的，实际上降低大小比如说转换成为安全性的越来越高。

积体电路其设计的出现是为了增强定制和效率。通过分立各种功能模块，每个功能模块都可以最优化安全性和浮点运算。此外高速接口降低了小CPU之间的通信延迟和光子消耗。

对于GPU来说，它们非常大的CPU迎合了广为的并行处理执行，越来越高了并行计算的能力。然而，引入D长度需要平衡点指令集指令集、人力资源运用和刺/电源管理工作等诱因。矛盾的是，将D引入到1024位不会随之而来人力资源浪费和浮点运算降低。

应用软件CPU中D FPU的数量是安全性和浮点运算的彼此之间平衡点。越来越多的FPU不会促进某些应用，但赔偿金是非常大的功率和加压所需。

定制额外的Chiplets可以增加定制和安全性，但也不会降低功率和加压所需。此外它还降低了CPU间通信的延迟和重复性。因此积体电路数量必须在安全性、浮点运算和价格之间顺利完成慎重的平衡点。

CPU的其设计和最优化包含了许多诱因，价格、功率、加压、定制和安全性。因此越来越高安全性不一定像实际上引入大小或数量那么直观。你对这错综复杂的技术决策者有什么看法？